【专业介绍】在纳米与系统之间：香港中文大学微电子与集成电路理学硕士

在全球半导体产业持续增长与芯片自主研发战略推进的背景下，香港中文大学工程学院于2026年秋季首次推出微电子与集成电路理学硕士（MSc in Microelectronics and Integrated Circuits）。一年学制、24学分、全英文授课，由电子工程系打造，把"器件设计、芯片架构、制造封装、测试应用"压进同一条时间轴，让学生把模拟电路、射频芯片、AI加速器写成同一份可流片的版图。
一、课程骨架：3核+5选，一条毕业支线
1. 必修核心（9学分）——必须刷完的"三件套"
模拟集成电路设计与分析——从单级放大器到运算放大器，再到带隙基准源，用Cadence画一套完整的模拟前端；数字信号处理IC设计——把FIR滤波器、FFT加速器写成Verilog，再综合成门级网表；智能功率IC设计——高压BCD工艺、栅极驱动、电源管理，给电机控制写一份驱动芯片规格书。
2. 选修池（15学分）——"十二选五"自由插拔
先进半导体封装——从引线键合到倒装芯片，再到2.5D/3D集成，算一条"热-电-机械"协同设计曲线；先进射频电路设计与系统——用ADS仿真5G毫米波前端，再看噪声系数与线性度的折中；CMOS射频集成电路设计——低噪声放大器、混频器、压控振荡器三件套，画一张"功耗-噪声-线性度"帕累托前沿；嵌入式智能电子——把MCU、传感器、无线通信塞进同一颗SoC，做一颗"边缘AI"节点；新兴神经形态电子学——用忆阻器阵列实现脉冲神经网络，再测一份"存算一体"能效比；数字超大规模集成电路设计基础——从RTL到GDSII，跑一遍完整ASIC流程；混合信号集成电路设计——ADC、DAC、PLL的架构选择与电路实现；人工智能集成电路设计——脉动阵列、数据流优化、模型-硬件协同设计；汽车集成电路基础——功能安全ISO 26262、AEC-Q100可靠性、车载网络协议；RISC-V集成电路——从指令集扩展微架构，再写一份开源处理器核心。
3. 实践环节——"实习"与"研发"二选一
微电子与集成电路实习——进入台积电、联发科、华为海思等合作企业，把课堂所学写进真实项目周报；研发项目——在导师实验室做一颗"测试芯片"，从规格定义到流片回测，完整走一遍Tape-Out周期。
二、时间编排：让"白昼跑仿真"与"夜晚改版图"并行
9月入学，秋季学期3门核心+2选修，周末去科学园看"半导体设备展"；1月冬学期，2选修+实习/项目开题，春节不回乡的同学留在机房跑DRC/LVS；5月夏学期，实习收尾或项目答辩，可去深圳坪山、广州南沙、上海张江同步完成。学制紧凑，无Part-time模式。
三、硬件与场景：把校园变成"可调用流片实验室"
电子工程系拥有先进的集成电路设计中心、纳米技术实验室，学生可参与实际芯片设计项目。Cadence、Synopsys、Mentor等EDA工具全授权；MPW shuttle服务，有机会把课程设计送去台积电流片；校外接口包括华为、中兴、英特尔、台积电等企业的研发合作，学生可申请进场测试，也能把结果匿名发表。
四、产业接口：让"课程作业"与"客户KPI"同场竞技
秋季"IC设计挑战赛"，企业把痛点贴在展板——"如何30分钟完成千颗芯片的良率诊断？""能否用AI在48小时内找到最优Floorplan？"学生举牌组队，像hackathon抢单，期末交付版图，甲方现场打分；春季"Tape-Out路演日"，与香港科技园合作，学生需在180秒内把"芯片架构"讲成"商业故事"，优胜者常直接收到实习邀约或投资意向。
五、职业出口：让"芯片工程师"成为可迁移的元标签
集成电路设计与验证——数字IC、模拟IC、射频IC、混合信号；半导体器件制造与封装——工艺整合、良率提升、先进封装；智能硬件与电子系统研发——终端产品、模组、参考设计；芯片制造与自动化设计（EDA）行业——工具开发、IP核设计、设计服务；科研机构及高等院校——继续读博、博士后、教职。